再输入硬件描写语言，以代码来描述去实现模块功能，并生成电路图和状态转移图，然后再用ce的Verilog－XL，C-Verilog进行仿真，确定模块电路设计是否正确。

        接着用ce的PKS输入硬件描述语言转换成门级网络表list，去确定电路的面积，时序等目标参数上达到的标准，确定相关参数后，再一次进行仿真，确定模块电路是否无误。

        进行后端设计的数据准备，是确定前期逻辑设计用硬件描述语言生成的门级网络表list，以及模块电路与芯片制造工厂提供的标准单元、宏单元和IOPad的库文件相等一致，然后再进行芯片布局，芯片布线...…

        三大巨头的产品涵盖了电子设计的整个流程，包括系统级设计，功能验证，IC综合及布局布线，模拟、混合信号及射频IC设计，全定制集成电路设计，IC物理验证，PCB设计和硬件仿真建模……

        一位从事CPU设计的工程师表示，“在没有EDA软件工具之前，搞电路要靠人手工，对于大规模集成电路有上亿晶体管的设计用手工简直是不可为的。可以说有了EDA工具，才有了超大规模集成电路设计的可能”。

        如今IC设计事业部面临的问题犹如巧妇难为无米之炊，用算盘造两弹一星的时代已经过去了。

        张亚勤说：“EDA软件事业部通过弱人工智能，能够极大提高EDA软件的自主程度，提高IC设计效率，缩短芯片研发周期。

        弱人工智能在EDA软件上的应用可以分为五个方面：数据快速提取模型；布局中的热点检测；布局和线路；电路仿真模型，以及加速时序验证。

        不过距离勉强使用，我最少还需要一年的时间。哪怕研发出来，相比于三大巨头我们还要有很长的路要走，软件生态，工业技术结合方面光靠研发是做不到的。”

        许道微富有节奏的敲击着桌面，良久之后，他笑着说道：“没关系的，一年不行就十年，十年不行就二十年。IC设计事业部的芯片设计人员全部并入到EDA软件项目，一边设计，一边使用，缺人就挖，狭路相逢勇者胜。”

        “砰”剧烈的开门和关门声传来，一行人抬头看向门口，许道微看着走进来的智能设备研发事业部总监林斌，笑着说：“今天挺热闹啊，有什么坏消息就说出来。”

  The content is not finished, continue reading on the next page